Главная  Журналы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 [ 42 ] 43 44 45 46 47

сти эмиттеров, баз, контактов, изолированные области - карманы и др.).

Технологические ограничения определяются такими факторами, как горизонтальное размытие диффузионных областей (уход /?-/г-перехода под окисел), растравливание фоторезиста при фотолитографии, точность совмещения отдельных слоев, воспроизведение линейных размеров на фотошаблонах.

При разработке конструкции микросхемы конструктор решает следующие вопросы: выбор конструкции и расчет геометрических размеров активных и пассивных элементов; размещение элементов на кристалле с учетом особенностей функционирования микросхемы и конструкторских ограничений, трассировка межсоединений; разработка топологии кристалла с учетом технологических ограничений; проверка теплового режима элементов при заданной конструкции корпуса или выбор необходимого корпуса, обеспечивающего нормальный тепловой режим элементов; оценка паразитных параметров конструкции; уточнение топологии с целью уменьшения площади кристалла или обеспечения менее жестких требований к точности элементов, допустимого уровня паразитных связей и т. н.; разработка конструкторской документации. На всех этапах проектирования микросхемы применяют ЭВМ. При размещении элементов и трассировке межсоединений используют такие критерии оптимизации, как минимизация площади кристалла, числа пересечений, длин соединений и т. п.

После разработки топологии моделируют электрические процессы, происходящие в схеме, с учетом паразитных эффектов, обусловленных особенностями интеграции элементов в объеме и на поверхности полупроводникового кристалла.

Полученные в результате моделирования характеристики микросхемы должны обязательно иметь некоторый запас по отношению к предельным значениям, указанным в техническом задании. Это обусловлено тем, что в процессе производства возможны непредусмотренные отклонения параметров элементов, а в процессе проектирования достаточно трудно учесть все паразитные эффекты и взаимодействия в конструкции микросхемы. Особенность производства ИС состоит в том, что после передачи комплекта масок в производство всякие изменения в схеме будут вызывать значительные затраты средств и времени. Например, при изменении размеров одного элемента требуется разработка новой топологии и изготовление нового комплекта масок.

При разработке топологии необходимо всегда стремиться к минимизации размеров кристалла. От размеров кристалла зависит его стоимость. Во-первых, при уменьшении размеров кристаллов увеличивается количество кристаллов, обрабатываемых на одной пот.ложке-пластине. При этом уменьшаются затраты при групповых методах обработки, пересчитанные на один кристалл. Во-вторых, увеличивается выход годных кристаллов (см. § 5.1).

На примере разметки кристаллов на повер.хности полупроводниковой пластины-подложки (рис. 5.7.1) видно, что основными со-

ставляющими полной площади кристалла являются: площадь рабочего поля кристалла, в пределах которого формируются элементы и коммутационные проводники; площадь периферийных контактных площадок, фигур совмещения и тестовых элементов для контроля качества технологических процессов; площадь полос для скрайбирования (расчленения пластин на кристаллы); площадь, зависящая от расстояния между контактными площадками и сеткой для скрайбирования; площадь между контактными площадками и рабочей областью поля кристалла.

Разработку топологии БИС рекомендуется выполнять в следующем порядке:

1. Предварительная разработка топологии отдельных структурных единиц (фрагментов). В качестве структурных единиц могут выступать функциональные узлы, блоки или группы слабо связанных функционально элементов. Например, в полупроводниковом ОЗУ может быть выделена разработка элементов памяти, накопителя, блока усилителей записи и считывания, дешифраторов.


-««ее

Рис. 5.7.1. Разметка кристаллов на поверхности полупроводниковой пластины;

/ - рабочее поле кристалла, иа котором формируются элементы микросхемы; 2 - периферийные контактные площадки; 3 - тестовые элементы; 4 - область для знаков совмещения; 5 - полосы для скрайбирования

Рис. 5.7.2. План кристалла ИС: / - накопитель; 2 - блок формирования импульсов выборки строк; 3 - усилители записи и считывания; 4, 5 - дешифраторы строк и разрядов; 6 - адресные инверторы кода выборки строки; 7, 8 - входные схемы формирования сигналов разрешения записи, информационных входных сигналов и выходной усилитель считывания; 9 - схема формирования сигнала ВК; /О - тестовые элементы; 12 - фигуры совмещения; 13 - контактные площадки; 14 - поле контактов к подложке

2. Разработка общего плана расположения структурных единиц на кристалле и проведение оптимизации как общего плана,, так и отдельных фрагментов по следующим критериям: миними;-зация площади кристалла и числа пересечений межблочных, соединений; приближение формы кристалла к квадратной с целью повышения его механической прочности. В качестве примера на рис. 5.7.2 показан план кристалла БИС ОЗУ емкостью 256 бит.

3. Создание набора масок отдельных слоев на основе совмещенной топологии н проверка топологического чертежа с помощью ЭВМ. Маска представляет собой массив замкнутых контуров,, со-



стоящих из отрезков прямых линий. При машинном контроле топологии проверяются углы контуров (должны отсутствовать острые углы), расстояния между совместными отрезками контуров одного слоя и контуров различных слоев (производится сравнение с допустимыми расстояниями).

Расчет на ЭВМ временных диаграмм работы и передаточных характеристик, теплового режима, температурных зависимостей статических и временных параметров, исследование влияния разброса параметров элементов и напряжения источника питания на работоспособность БИС. При расчете используются топология кристалла и электрические модели элементов.

Если расчеты показывают, что работоспособность БИС обеспечена, то информация о топологии слоев в виде кода переносится на перфоленту, которая передается для изготовления фотошаблонов.

Разработка топологии И С на биполярных транзисторах. В инженерной практике при разработке конструкций ИС обычно используется типовая технология. Выбор конструктивно-технологического исполнения ИС определяется назначением, требуемыми параметрами и возможностями конкретного производства. Таким образом, поперечная структура с параметрами диффузионных, имплантированных и зпитаксиальных слоев задана. Следовательно, известны электрические параметры полупроводниковых областей, структур с р-/г-переходами и МДП-структур: удельные объемные или поверхностные сопротивления полупроводниковых слоев, удельные емкости р-/г-переходов при отсутствии смещения; пробивные напряжения переходов и рекомендуемые значения рабочих напряжений.

При проектировании маломощных ИС (/э=/э/5э< 100 А/см) широко .используется применение типовых конструкций активных элементов и лх электрических моделей. Размеры областей этих элементов (области эмиттера, базы, коллектора, контактов) определены исходя из предельных возможностей конкретной технологии. На рис. 4.4.9 в качестве примера были приведены ориентировочные значения габаритных размеров биполярных транзисторов с различным конструктивно-технологическим исполнением.

Если по определенным причинам конструктор вынужден использовать оригинальные разработки активных элементов, то для полной уверенности в правильности принятого решения моделируют транзисторную структуру на ЭВМ или изготовляют тестовый кристалл с активными элементами (или фрагментами). В результате исследования тестовых структур определяют параметры электрических моделей, накапливают и обрабатывают статистические данные, необходимые для расчетов ИС и БИС на этапе проектирования. При проектировании топологии интегральных транзисторов средней и повышенной мощности (/э=/э/5э~100... ... 3000 А/см) обращают внимание на снижение сопротивлений областей базы и коллектора (см. § 4.3). В транзисторах средней мощности применяют полосковые эмиттеры. Для расчета пери-

метра полоски эмиттера часто используют эмпирическую формулу [10]

и max (М А) < 0,16(МА/МКМ).5»(МКМ),

где /ктах~/э"1ах - максимально допустимый ТОК полоски. Размеры полосок находятся в следующих пределах: ширина полоски Ьэ~10...50 мкм; длина полосни /,,-56.,. Если размеры эмиттер-ных полосок выбраны, то их количество можно определить по формуле

П = lyHy шах = /к(мА)/0,16 (мкм).

Пример. Коллекторный ток транзистора /к=150 мА. Определить размеры и количество эмиттерных полосок. Выберем рекомендуемые размеры полосок: йэ = 30 мкм, /э = 56э=150 мкм. Количество полосок равно п= 150/0,16-360-3.

Полупроводниковые резисторы формируют на основе слоев транзисторной структуры. Конструкцию и топологию резистора выбирают исходя нз рекомендаций, изложенных в § 4.8. Методика расчета геометрических размеров полупроводниковых резисторов не отличается существенно от методики расчета пленочных резисторов, изложенной в § 1.1. При этом необходимо иметь в виду следующее: 1) конструктор имеет ограниченный выбор материалов с предварительно заданными электрофизическими параметрами ра(Ом/П), ру(Ом-см), ара или apv \ 2) полное сопротивление резистора определяется с учетом сопротивлений приконтакт-ных областей [см. (4.8.2), (4.8.3)]. Резистор формируют в объеме среды с высокой теплопроводностью, поэтому допустимая удельная рассеиваемая мощность составляет около 4000 мВт/мм. Ориентировочные значения погрешностей, вносимых на различных стадиях технологического процесса формирования диффузионных резисторов, даны в табл. 4.8.1. Опытные данные показывают, что при минимальной ширине диффузионного слоя 6=10 мкм обеспечивается точность сопротивления не хуже ±20%.

В результате расчета определяют размеры резистора с учетом бокового вытеснения атомов при.месей под защитный окисел. Размеры окна под диффузию или ионную имплантацию выбирают меньше расчетных с учетом вышеизложенного замечания. Так, например, при диффузии атомов акцепторной примеси на глубину Хко размытие диффузионного слоя в горизонтальном направлении составляет примерно 0,8хко. Следовательно, раз.меры окна в окисной пленке будут на 1,6д;ко меньше расчетных размеров резистора.

Конструкцию полупроводникового конденсатора выбирают с учетом значения и полярности напряжения, указанной на электрической схеме. Выбор конструкции определяет параметры материалов используемых слоев (р-/г-1переходы или МОП-структура) и удельную емкость Со(0). Необходимую площадь обкладок рассчитывают на основании формул (1.2.1), (4.2.31) - (4.2.33). Для более точного расчета конденсатора на основе р-/г-перехода необходимо учитывать боковые составляющие емкости. Добротность полупроводникового конденсатора рассчитывают по методике, изло-

9* 259



женной в § 1.2, с учетом особенностей эквивалентной электрической схемы конкретной конструкции (см. рис. 4.9.1, 4.9.2, 4.9.4). Геометрические размеры окон в окисном слое определяют с учетом горизонтального размытия диффузионного или имплантированного слоя.

Далее рассмотрим ряд рекомендаций по размещению элементов на поверхности кристалла. В общем случае размещение резисторов некритично. Их удобно помещать в областях пересечений электрических цепей, так как коммутационные проводники могут свободно прокладываться поверх окисной пленки, покрывающей резистор (см. рис. 4.10.1,а). Резисторы делителей напряжения рекомендуется проектировать с одинаковой щириной и располагать рядом, чтобы повысить точность и стабильность коэффициента деления, определяемого отнощением сопротивлений (ом. § 3.1). При размещении резисторов с повышенным уровнем мощности необходимо иметь в виду их влияние на температуру перегрева транзисторов и возможность образования электротепловых обратных связей, способных нарушить работоспособность микросхемы.

Для минимизации площади, занимаемой изолированными областями (карманами), рекомендуется группировать резисторы, сформированные на основе базового р-слоя, в отдельные изолированные карманы. Количество карманов определяется с учетом оптимальной трассировки коммутационных проводников. В простых микросхемах все резисторы располагаются в одном кармане (см. рис. 5.2.2, 5.4.1). Для устранения паразитных эффектов, на изолированные я-области рекомендуется подавать самый высокий положительный потенциал, а на подложку - отрицательный. Если в схеме используются эмиттерные повторители, коллекторы которых соединяются непосредственно с источниками питания, то возможно объединение коллекторных областей этих транзисторов с изолирующими карманами для резисторов (см. рис. 5.2.2). Общую изолированную область имеют также транзисторы с объединенными коллекторами (см. рис. 5.2.2). Остальные транзисторы помещаются, как правило, в отдельные изолированные карманы.

Диоды, формируемые на основе коллекторных переходов, должны иметь индивидуальную изоляцию, так как обычно при выполнении операции И входные положительные сигналы подают на катоды этих диодов. В низковольтных схемах диоды формируют на основе эмиттерных переходов. В этом случае возможно объединение анодов диодов, в качестве которых используют базовые р-области транзисторной структуры.

В отдельные изолированные области помещают конденсаторы, контактные площадки схем повышенной надежности (рис. 4.10.4) и «туннели» для устранения пересечений проводников (рис. 4.10.2,а).

В ИС на биполярных транзисторах с однослойной металлизацией задачи размещения элементов на кристалле решаются в два этапа: на первом элементы ориентировочно размещают так, чтобы обеспечить минимум пересечений, на втором размещение согла-

суют с конкретными геометрическими размерами элементов, учитывая технологические ограничения.

При первичной разметке кристалла прежде всего размещают периферийные контактные площадки. Нумерация выводов контактных площадок соответствует нумерации выводов корпуса. Рекомендуемую привязку выводов электрической схемы к выводам корпуса указывают на принципиальной электрической схеме. При этом учитываются общие требования к расположению выводов питания и земли для всей серии микросхем и частные требования, обусловленные спецификой функционирования устройств. Необходимо иметь в виду, что жесткие ограничения на порядок расположения всех выводов электрической схемы могут существенно затруднить реализацию простой коммутационной сети. Размещаемым элементам придают знаковые модели, соответствующие электрической схеме. Изолированные области выделяют, например заштриховывают контуры, образованные отрезками штриховых прямых. Непрерывными линиями выполняют коммутационные проводники, осуществляющие внутренние межэлементные электрические связи и связи элементов с периферийными контактными площадками. Для полного исключения пересечений может прорабатываться несколько вариантов предварительной компоновки микросхемы. При этом используют прокладку трасс поверх резисторов, различное пространственное расположение выводов активных элементов, применение двусторонних выводов от области коллектора (см. рис. 5.2.2) и др. В исключительных случаях для устранения пересечений проводников используют «туннели» (подиыри-вание).


62 Тг If

Рнс. 5.7.3. Электрическая схема (а), первичное размещение элементов (б) двойного двухвходо-вого РТЛ-элемента 2 ИЛИ -НЕ


При размещении элементов (рис. 5.7.3 и 5.7.4) необходимо учитывать дополнительные рекомендации: активные и пассивные элементы, для которых необходимо обеспечить хорошее согласование электрических параметров, должны располагаться в непосредственной близости друг от друга, соединения элементов и выводы, по которым протекают большие токи, желательно делать короче для уменьшения их сопротивления; необходимо минимизиро-





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 [ 42 ] 43 44 45 46 47