Главная  Журналы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 [ 39 ] 40 41 42 43 44 45 46 47

ет в процессе считывания и записи информации для повышения быстродействия БИС.

Статические интегральные ЗУ с произвольной выборкой. Статическое ЗУ с произвольной выборкой имеет накопитель, состоящий из двоичных элементов памяти. Каждый из элементов памяти индивидуально устанавливают в одно из двух состояний, и он может находиться в нем сколь угодно долго, пока подается напряжение питания. Основным звеном элемента памяти является статический триггер RS-типа. Для съема информации о состоянии триггера при считывании и управления состоянием триггера при записи информации, а также для взаимной развязки элементов памяти при работе в режиме хранения используются элементы связи и управления. С помощью элементов связи триггеры подсоединяются к словарным и разрядным шинам. Состояние элементов связи и управления определяется потенциалами как на управляющих шинах, так и на элементах RS-триггера. В качестве элементов связи применяют транзисторы и диоды Шотки.

При записи информации для разрядного управления состоянием выбранного элемента памяти в статических ЗУ, как правило, используют две разрядные шины. Наиболее часто эти же шины применяют и для считывания информации.

С формирователей сигналов записи на выбранную пару разрядных шин подают сигналы противоположной полярности. Например, код 0,1 соответствует записи «1», а код 1,0 - записи «О». На входах невыбранных разрядных шин присутствуют сигналы (потенциалы или токи) одинаковой полярности (0,0 или 1,1), которые не могут изменить состояние RS-триггера элемента памяти.

В качестве примера рассмотрим принцип работы и особенности конструкции элемента памяти ЭСЛ-типа с многоэмиттерными транзисторами, который применяется в быстродействующих БИС ЗУПВ с временем выборки 10... 40 не (рис. 5.4.3). Выборка ЗЭ п управление состоянием триггеров в матрице накопителя производится по цепям эмиттеров.


J~~L

P(ic. 5.4.3. Электрическая схема (а) и временные диаграммы (6) ЗЭ с управлением по цепям эмиттеров

В режиме хранения информации на разрядные шины поданы одинаковые потенциалы Схр, а на адресной шине поддерживается низкий потенциал. При этом эмиттерно-базовые переходы транзисторов, соединенные с разрядными шинами, заперты напряжением смещения t/xp. Для уменьшения потребляемой мощности в режиме хранения предусматривается снижение напряжения источника литания всей микросхемы или накопителя. Пусть, например, в режиме хранения транзистор VT1 открыт, а транзистор VT2 закрыт. Ток открытого транзистора протекает через эмиттер ЭП.

При выборке ЗЭ для повышения быстродействия ЗУПВ повышают уровень напряжения на шине выбранной строки (повышается потребляемая мощность) и на адресную шину подают повышенный потенциал U f-m>Up. В этом случае ток эмиттера Э11 открытого транзистора VT1 переключается в эмиттер 3/2, так как эмиттерный переход Э11 - Б1 запирается. Таким образом, триггер рассматриваемого ЗЭ переходит в режим управления по эмиттерным цепям. Состояние триггера изменяется под действием разнополярных импульсов, подаваемых на выбранную пару разрядных шин. В режиме считывания на ЗЭ выбранной строки также подают повышенные напряжения питания и выборки f/дш Прн этом эмиттерный ток открытого-транзистора триггера втекает в одну из разрядных шин и на одном нз резисторов, включенных в цепь источника опорного напряжения, выделяется импульс, сигнализирующий о состоянии триггера ЗЭ. Информация считы-вается дифференциальным усилителем.

Пример конструктивно-технологической реализации ЗЭ с двух-эмиттерными транзисторами показан на рис. 5.4.4. В данной конструкции применены принципы функциональной интеграции однотипных полупроводниковых областей транзисторов, резисторов и диодов Шотки, рассмотренные в § 5.3.


Рис. 5.4.4. Топология ЗЭ, управляемого по цепям эмиттеров



Динамические запоминающие устройства с произвольной выборкой. В БИС динамических ЗУПВ, как правило, используются емкостные накопители. Информация представляется уровнем электрического заряда на обкладках накопительного конденсатора, которому соответствует определенный потенциал. При хранении информации величина заряда изменяется из-за утечек в конструкции микросхемы. Для поддержания заданного состояния ЗЭ динамических ЗУПВ в режиме хранения периодически производится регенерация (восстановление) информации. Регенерация используется также для обеспечения считывания без разрушения информации.

Пример организации динамического ЗУПВ с элементами регенерации для г-го разряда показан на рис. 5.4.5. В данном примере синхросигнал ВК (код 0) разрешает подачу сигналов записи и выдачу сигналов считывания. В режиме регенерации ЗУ

5? о-

Сч-Зл

и„---

Нлб1 j

Лшу

~1 I 1 J"

Адрес разряда Рис. 5.4.5. Организация динамического ЗУПВ

на вход ВК подается код 1 и доступ к ЗУПВ прекращается. Если информация считывается с любого ЗЭ, то на вход Сч-Зп подается код 1. Пр.и этом на шинах Сч и Зп формируются коды 1 и О соответственно. Ключ Кли, соединяющий разрядную шину РШ,-со входом усилителя Л,-, под действием строб-импульса Сч откры-

вается и информация с ЗЭ;-,- передается на вход восстанавливающего усилителя Ai. Ко входу этого усилителя подключен конденсатор Спг, предназначенный для временного хранения информации о состоянии ЗЭг. (Емкость конденсатора Сц, определяется паразитными емкостями конструкции). С выхода Л,- информация через KA2i подается на выход БИС ЗУПВ. Выходная информация появляется через временной интервал выб после подач1И сигнала Сч.

В режиме записи на вход Сч - Зп подается код 0. На шинах Сч и Зп формируются коды О и 1 соответственно. При этом вход усилителя Ai закрытым ключом Кли отключается от соответствующей разрядной шины РШх, а выход усилителя Л, через открытый стробимпульсом Зп ключ КлЗг подсоединяется к этой же разрядной шине. Сигнал, поданный на вход БИС ЗУПВ, через ключ Кл41, открытый стробимпульсом Зп подается на вход ycHj лителя Ai, затем через также открытый ключ /(5, на выбранный элемент памяти ЗЭ,,.

Если при подаче команды Зп сигнал на входе БИС ЗУПВ отсутствует, то информация, полученная на конденсаторе Cni в процессе считывания, через усилитель Л, и открытый ключ КлЗг снова подается на выбранный ЗЭ,,. Таким образом происходит регенерация информации. Направление передачи информации в цикле регенерации удобно представить в виде петли, показанной на рис. 5.4.5.

В динамических ЗУПВ записи информации, как правило, предшествует считывание с целью регенерации информации в ячейках 33j„ невыбранных разрядов выбранной i-строки и в выбранной ячейке ЗЭзг при отсутствии информации на входе БИС ЗУПВ. Необходимость восстановления информации на накопительном конденсаторе в каждом цикле обращения к ЗУПВ приводит к заметному снижению быстродействия динамических ЗУ по сравнению с статически>ми, в которых считывание осуществляется без разрушения информации. При работе БИС ЗУПВ в режиме хранения регенерация производится периодически через постоянные интервалы времени порядка 2 мс. Этот временной интервал определяется допустимым изменением потенциала накопительного конденсатора. На вход ВК подается код запрета, препятствующий доступу к входу и выходу БИС ЗУПВ. С помощью управляющих импульсов, подаваемых на вход Сч-Зп, и кодовых импульсов поочередной последовательной выборки строк осуществляется регенерация ЗЭ каждой строки накопителя в соответствии с выше описанной схемой:

Считывание

33i-

д/;/. - Cni

-/СлЗ,-*-

Запись 241



в динамических ЗУПВ потребление энергии происходит в основном при записи и считывании информации. Такие ЗУ характеризуются очень малым потреблением энергии.

Запоминающий элемент динамических ЗУПВ а!меет простую-конструкцию и занимает небольшую площадь на кристалле. Это позволяет на одном кристалле реализовать БИС ЗУ емкостью в десятки килобит. В современных конструкциях БИС динамических ЗУ наиболее широко используются трех-, двух- и однотран-зисторные запоминающие элементы с МДП-структурой (рис. 5.4.6, 5.7.5). Для хранения информации используется накопительный конденсатор Снк. Минимальную площадь на полупроводниковой пластине занимают однотранзисторные ЗЭ (рис. 5.4.6). Управле-

VT1 J


Рис. 5.4.6. Схемы двух- и одиотранзнс- Рис. 5.4.7. Схема разряда емкости торного динамических ЗЭ запоминающего элемента Снк

ние ЗЭ осуществляется по двум шинам. Запись информации, подаваемой с фОрми>рователя .импульсов записи по разрядной шине (РШ), происходит при подаче разрешающего сигнала по адресной шине (АШ) на затвор транзистора VT1. При считывании информации по АШ подается сигнал разрешения считывания, открывается транзистор VT1 и информация с накопительного конденсатора Снк передается на РШ и далее на вход усилителя считывания. Уровень считываемого сигнала зависит от соотношения между емкостями накопительного конденсатора Снк и разрядной шины Срш •

Рассмотрим упрощенную схему разряда накопительного конденсатора Снк с начальным уровнем потенциала {/с,,„ (0) = = Uo через жлюч (Кл) на незаряженный конденсатор разрядной шины (рис. 5.4.7). Роль ключа в ЗЭ выполняет транзистор VTI. После замыкания ключа происходит разряд Снк и заряд Срщ. в установившемся режиме начальный заряд конденсатора Снк с„к (0)Снк (0) распределится на обкладках параллельно включенных конденсаторов Снк и Срщ. При этом напряжение на конденсаторе равно

Uc {оо)= =Uc (0) --.

нк+рщ "к~PШ

Для уменьшения площади, занимаемой ЗЭ, стремятся уменьшать Сик. В конструкциях накопителей обычно емкость разрядной шины значительно больше емкости накопительного конденсатора. в этом случае Uci°°)~Uc (0)Снк/Срщ.

Из этого выражения следует, что для повышения уровня считываемого сигнала необходимо, с одной стороны, применять достаточно высокий уровень потенциала на накопительном конденсаторе, который соответствуеткоду!, с другой -конструкция микросхемы должна обеспечивать достаточно низкую емкость разрядной шины. На рис. 5.4.8 показаны некоторые МОП-структуры од-нотранзисторных ЗЭ. В структуре, показанной на рис. 5.4.8,а, в



® S)

Рис. 5.4.8. МОП-структуры однотранзисторных ЗЭ

качестве одного из электродов накопительного конденсатора используется диффузионная область р-типа, а в структуре, показанной на рис. 5.4.8,6, роль этого же электрода выполняет инверсионный р-слой. Для формирования инверсионного слоя на металлический электрод накопительного конденсатора необходимо подавать напряжение смещения, что может усложнять топологию накопителя.

Полупроводниковые интегральные постоянные запоминающие устройства (ПЗУ). ПЗУ обычно работают в режиме считывания информации без разрушения. Информация записывается в процессе производства интегральной схемы ПЗУ или при постановке ПЗУ в конкретное устройство или даже перед началом решения определенной задачи, если возможна электрическая (или какая-либо другая) перестройка ПЗУ. .Структурная схема полупроводникового ПЗУ (рис. 5.4.9) отличается от структурной схемы ОЗУ отсутствием элементов для записи информации. Структурная схема ПЗУ с многократной записью информации аналогична структурной схеме ОЗУ.

Дш,ФА

слоЗо

- ЭС

г- ЭС

-oPWt

» . - ЭС

- ЭС

• t • ЭС

-<>РШг

<РШп

ABpes CusHdji афащения

A0f АШг

Рис. 5.4.9. Структурная схема ПЗУ: ВП - блок памяти; УС - усилитель считывания; Дш - дешифратор; ФА - формирователь адреса; УУ - устройство управления

Рис. 5.4.10. Схема блока памяти (накопителя) ПЗУ (ЭС -элемент связи]





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 [ 39 ] 40 41 42 43 44 45 46 47