Главная  Журналы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 [ 76 ] 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99

at = (РД ; b=-KR (Vgs- Vt)- (Vdd- Vt);

. Kn\ . , 4Vgs-Vt)i + + Vfi-ii

2(Уд5-У)с, + &,-1Лб?-4а,с,

Построенная с помощью (12-5) полная зависимость v{t) для указанных выше численных значений параметров показана на рис. 130; там же приве-•дены зависимости токов, протекающих во время переходных процессов.

Приближенное выражение для уровня -«О» можно получить из (12-4), приравнивая правую часть нулю и пренебрегая членами с v:

V (0) ~ (Увр-Ут) -

2KR(VcS-yT) + yDD.-yT

или, если Vgb=Vdd-Vt и Kr>1,

(Vdd-Vt)

Vo(0)

2/?i(VDD-2Vr)

При использовавшихся ранее параметрах это выражение дает Vo(0) = =-1,06 В, что близко к точному значению - 0,98 В.

2. Время выключения. При подаче на вход схемы запирающего перепада напряжения скорость установления выходного сигнала определяется зарядом конденсатора С через нагрузочный транзистор:

C = -(Vdd-Vt-v)-.

Если при t=0 v=Vo(0), то

V., - -

2v{0) + {th)ll-vm Vdd-Vt " 2-f.(</T)[l-t;(0)] где

т = . .(0)=

: Klo\Vdd-Vt\ Vdd-Vt

или, приближенно полагали Уо(0)=0,

v tlx

- Vt 2 -f tlx

(12-6)

Соответствующая кривая приведена на рис. 130; как видно, время выключения приблизительно на порядок превышает время установления состояния «О». Это связано с тем, что ток /to через нагрузочный транзистор значительно меньше пикового тока активного транзистора при включении. Кроме того, величина /to быстро убывает при приближении v к (Vbb-Vt).

Для уменьшения времени выключения следует либо увеличивать отношение Z/L нагрузочного транзистора (при этом, однако, ухудшается помехоустойчивость схемы), либо использовать ненасыщенный режим работы Qto.

В приведенном анализе полагали, что подложка нагрузочного транзистора соединена с его истоком. На практике же, в целях упрощения технологии изготовления ИС, оба транзистора имеют общую подложку. В этом слчае уровень «1» снижается с Vdd-V.t до Vdd-(Vt)v, а время выключения несколько возрастает за счет уменьшения тока /to.



--16 В

-------«л

-Z,16 -2,0

\ -

-1,0 -0,338

«о

Ч Переходные N. тока

- /

\ \

-!lff£veme°

ио 60 НС

1 1

1 1

* •

10 20 30 40 50

Включение

J 1 ! I 1

zoo 400 500

Выключение

100 200

Рис. 130. Переходные процессы, в инверторе с насыщенной нагрузкой

700 КС



Ненасыщенная нагрузка

Расчеты, проведенные аналогично предыдущему случаю, показывают, что время включения инвертора с ненасыщенной нагрузкой увеличивается, однако, пожольку быстродействие каскада определяется временем выключения, это увеличение оказывается несущественным.

Переходные процессы при запирании активного транзистора можно рассчитать с помощью упрощенной цепи (рис. 131). Дифференциальное уравнение для выходного напряжения записывается в виде:

(VoD-ri) (VgG-Vt-v)-

(Урр-уГ


Рис. 131. Переходные процессы при выключении инвертора для различных режимов работы нагрузочного транзистора [222]

Если ввести параметр т, характеризующий р ежим рэботы QjLo,

Vgg-Vt

{Oml, m=l соответствует случаю насыщения) и постоянную времени

Klo\Vgg-Vt\ . то решением, дифференциального уравнения будет [222]:

v (2-т)[1-е-<.-">]

Vpp 2-/nlH-e-(-">"]

(12-7) 237





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 [ 76 ] 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99