Главная  Журналы 

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 [ 78 ] 79 80 81 82 83 84 85 86 87 88 89 90

йод слоем двуокиси кремния уменьшает паразитную емкость и повышает надежность.

Поскольку задача размещения элементов на подложке в общем случае пе имеет однозначного ответа, то для ее решения разработчики привлекают вычислительную технику. Для решения задачи размещения элементов на подложке с помощью цифровой ЭВМ нужны математическое обеспечение и соответствующие модели элементов. Не касаясь программ, которых много сейчас применяется на практике, остановимся па моделях элементов. Например, у биполярных интегральных микросхем основой для создания интегральных элементов является трехслойная п-р-п транзисторная структура, на основе которой реализуются активные и пассивные элементы, за исключением только катушки индуктивности. Покажем, как с помощью графов можно описывать топологию интегральных элементов прямоугольной геометрии.

На рис. 3.6 показаны топологии основных интегральных транзисторов, а под ними их условное изображение в виде графов. По графам нетрудно заметить, что модель топологии транзистора может быть задана системой точек (узлов графа), которые определяют взаимное расположение активных областей и контактных площадок транзисторных структур. Для интегральных транзисторов узлы графа будут соответствовать их контактам, для интегральных резисторов - контактам и изгибам тела резистора. Из сравнения топологии интегрального транзистора и его графа видно, что граф позволяет описывать топологию интегрального транзистора всего тремя координатами, тогда как для описания геометрии полоскового транзистора по меньшей мере потребуется 28 координат. Аналогично обстоит дело при описании топологии резистора и других интегральных элементов.

Размещение Л элементов можно представить перестановкой Pi из п символов. Естественно, что между перестановкой и размещением, отображением которого является данная перестановка, не может быть взаимно-однозначного соответствия, поэтому при определении размещения даже с помощью ЭВМ можно найти только область возможных положений элементов. Однако при соответствующих ограничениях между размещением элементов и перестановкой можно добиться однозначного соответствия, т. е. решать две задачи при известном размещении, определять перестановку и, наоборот, при



известной перестановке определять размещение. Задача минимизации числа пересечений межэлементных соединений очень тесно связана с задачей размещения элементов на подложке, на которую накладываются свои ограничения и выбираются свои критерии оптимальности.

Обычно задачу размещения элементов на подложке и реализацию внутрисхемных соединений решают в два этапа: размещение элементов, обеспечивающее мипп-малыюе число пересечений в их сосдиненпях, и построение конкретного размещения элементов с учетом их геометрии и известных ограничений в заданной системе координат. Первая часть задачи является экстремальной задачей комбинаторного типа и может быть решена методом дискретной оптимизации. Вторую часть задачи - размещение элементов микросхемы на подложке - сводят к размещению заданных размеров объектов на заданной площадке таким образом, чтобы минимизировать некоторую целевую функцию при наличии соответствующих ограничений. Математически эту задачу можно сформулировать следующим образом. Пусть задано некоторое множество элементов с известными геометрическими размерами, которые необходимо расположить на подложке заданной площади так, чтобы при однослойном электрическом соединении их выводов получилось минимальное число пересечений. Ограничения, которые накладываются при решении этой задачи, сводятся обычно к минимизации длины межэлементных соединений и к сокращению числа изолированных областей на подложке, обеспечивающих эти соединения.

Задачу минимизации длины межэлементных соединении можно привести к задаче комбинаторного типа, если соединения и контактные площадки элементов микросхемы, согласно материалам гл. 1, рассматривать как граф G(n, а), узлами которого являются контактные площадки, а ребрами - межэлементные соединения. Суммарную длину ребер графа можно определить по формуле

т п

2/=S2«.s, (6.38)

й=1 ft=l

где т - число связных подграфов; п - число вершш! подграфов; Gfts -длина ребра между вершинами k я s. Так как длина ребра графа - конечная величина, то 242



в зависи1иости от ваэйанта размещения элементов суммарная длина ребер будет величиной дискретной, имеющей несколько локальных минимумов. Нахождение же глобального минимума этой задачи под силу только мощной цифровой ЭВМ.

Для нахождения размещения элементов микросхемы с минимальным числом пересечений межэлементных соединеппй необходимо мшшмизировать следующую функцию:

N (х) =kiNi {X) + k2N2 {х)+...+k,Ns (х), (6.39)

где Al (х) ... Ns (х) - число пересечений первого и s-ro рода; kl . .. ks - весовые коэффициенты. Хотя имеются машинные алгоритмы минимизации этой функции, но в общем случае эта задача и для цифровых ЭВМ становится непосильной. Поэтому, прежде чем ставить такую глобальную задачу для ЭВМ, разработчик обязан рационально использовать технологические, топологические и схемотехнические методы сокращения числа пересечений в межэлементных соединениях.

К технологическим методам ликвидации пересечений внутрисхемных соединений обычно относят методы: резистора, конденсатора, «каналов», разделенного коллектора, напыленных «мостиков» и т. д. Широкое распространение получил метод резистора, при котором слой металлизации межэлементных соединений проходит над резистивным слоем, который изолирован от него слоем двуокиси кремния. Метод конденсатора заключается в том, что пересечение реализуют, используя нижнюю и верхнюю обкладки конденсатора. Правда, в интегральных ОУ конденсаторы встречаются довольно редко и этот метод ликвидации пересечений не получил распространения. Зато широко используется метод «каналов», при котором в изолированной области изготавливаются высоколегированные эмиттерные области (каналы). Одно соединение проходит над окислом (металлизация), а второе замыкается по «каналу» под слоем двуокиси кремния. Для ликвидации пересечений в межэлементных соединениях используют и транзисторы, имеющие два или более коллекторных выводов. В редких случаях для ликвидации пересечения в межсхемных соединениях используют напыление диэлектрика через маску и проведение пересекающихся соединений сверху по этому диэлектрическому «мостику». Недоста-





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 [ 78 ] 79 80 81 82 83 84 85 86 87 88 89 90