|
| |
|
Главная Журналы совместно с резисторами Ri и R2 обеспечивает режим питания по постоянному току транзисторов Гз и Т4, а также обеспечивает цепь для подачи напряжения сигнала на базу Ti. Рассмотренный УМ обладает высокими энергетическими параметрами н устойчивой работой. Однако в УМ на трех транзисторах в плече возникает проблема отвода тепла от мощных транзисторов, а в полупроводниковых интегральных микросхемах ее решить непросто. При описании параметров, характеристик и схемотехники каскадов интегральных ОУ в основном упоминались типы с иностранной, маркировкой (цА741, цА771, MG1556, LM108, SE533 и др.). Остановимся на советских инте- Рис. 6.17. Принципиальная схема УМ на трех составных транзисторах. тральных ОУ второго поколения серий 140 и 153, которые получили широкое распространение в пашей стране и по своим техническим параметрам (табл. 6.1) не уступают зарубежным. На основе ОУ этих серий разрабатывались г активные /С-фильтры, рассмотренные в гл. 7. На рис. 2.18 изображена принципиальная схема иитегральпого ОУ типа 140УД7. ВК и УМ этого ОУ, а также P1HT, связанные с ВК и ПК, по схемотехнике не отличаются от подробно рассмотренного в § 6.1 ОУ Р.А741. Основное отличие ОУ 140УД7 от jxA741 в схемотехнических реализациях ПК и устройств защиты транзисторов выходного каскада от перегрузки и триггериого режима. ПК ОУ 140УД7 реализован также на двух транзисторах Г14 и Tie, но они не образуют схему Дарлингтона, как это имело место у }хА741. Транзистор 7i4 с резистором Re, образует эмиттерный повторитель, а коллекторной нагрузкой транзистора Tie является ИНТ, реализованный на одном из коллекторов двухколлекторного р-п-р транзистора Г15 и транзистора Гц. Транзисторы Тп (в диодном включении) и Г19 обеспечивают необходимый режим по постоянному току выходных транзисторов Ггз и Г24, которые работают в режиме класса АВ. Транзисторы Тц, Г22 и резисторы R, Rio образуют устройство защиты от перегрузки выходных транзисторов. Транзисторы г13, Г18 (один из его эмиттеров) и Гго (в диодном включении) образуют устройство защиты УМ от триггерного режима. ОУ типа 140УД6, принципиальная схема которого изображена на рис. 6.19, реализован по двухкаскадной схеме. ВК этого ОУ почти не отличается от ВК ОУ типа МС1556 (рис. 6.5). Супербета-транзисторы Г1 и Гц включены как входные дифференциальные повторители напряжения. Транзисторы Г4 и Гэ соединены таким образом, чтобы обеспечивать малое напряжение на выводах коллектор- эмиттер и нулевое между коллектором и базой транзисторов Г, и Гц и защищать их р-п переходы от пробоя, а также умснь- шать температурный дрейф обратных токов коллекторных переходов. ИНТ, реализованные на транзисторах Г,, Т2 и Т12 соответственно, задают общий ток ВК и токи эмиттеров транзисторов fi и Гц. Транзисторы Ts и Тъ (в диодном включении) совместно с резисторами и R увеличивают входное сопротивление ВК- В эмиттерные цепи транзисторов Г5 и Гю для балансировки напряжения смещения включены резисторы Rs и Rs- ИНТ, выполненный на транзисторах Ti3 и Тц,, обеспечивает режим ОУ но постоянному току. ПК ОУ 140УД6 реализован по схеме Дарлингтона (транзисторы Туъ и Гго), бОпФ R3 1к R8 Т18 50к 12 Рис. 6.18. Принципиальная схема ОУ 140УД7. последний нагружен на ИНТ, построенный на транзисторах Тп и 13, который обеспечивает режим по постоянному току транзисто-роп УМ по цепи транзисторов в диодном включении Tis, Tts и Ггз. УМ построен на транзисторах Тг/*, Т25 и Тгт- Устройство защиты от перегрузки выходных транзисторов реализовано на транзисторах Tai, Т22, Т23 и Гге. УМ ОУ защищается от триггерного релсима транзистором Tis. Конденсатор С выполняет функцию внутренней частотной коррекции. Принципиальная схема интегрального ОУ типа 153УД2 изображена 1а рнс. 6.20. ВК этого ОУ реа.Ш1зован па входных п-р-п транзисторах Т5 и Тв .и двухколлекторных р-п-р транзисторах Те и Гю горизоптальпой структуры. Подобная схема ВК (рис. б.4,а) анали-знроралась ранее. ИНТ ВК реализован на п-р-п транзисторах Ti, Т2, Тз и Г4 н резисторах Ri-Re. Ко.плекторпой динамической нагрузкой транзисторов Г, п Гц является ВК. Траи.зистор Тв с резистором Ri обеспсч.иваст постоянное напряжение смешения па переходах эмиттер - база траилисторов Ti н Гц и выполняет функцию единичного инвертора в схеме перехо.п,а от дифференциального выхода ВК к одиночному входу ПК. Резистор Rs прелназиачен для компенсации напряжения смещения. ПК реа,пизован на п-р-п транзисторах Г13 и Ти, которые соединены по схеме Дарлпнгтоиа. Ди- !Г;* ??? намической нагрузкой ПК является ИНТ, реализованный на двухколлекторном р-п-р с горизонтальной инжекцией носителей транзисторе Tie, ток базы последнего задается коллекторными токами транзисторов Га и Гз. Ток второго коллектора транзистора Tie, проходя через транзистор Тп (в диодном включении) и переход эмиттер - база транзистора Г15, создает режим класса АВ для транзисторов УМ и .питает ПК. Двухтактный УМ в каждом плече имеет эмиттерные повторители (п-р-п транзистор Г20 и составной р-п-р транзистор, реализованный на двух транзисторах Г21 и Tie). Функ-  61 65 Рис. 6.19. Принципиальная схема ОУ 140УД6. цию ограничителя тока выходного транзистора Гго выполняет транзистор Г19. Ток короткого замыкания выходного транзистора Г21 ограничивается резистором J?i4. Защищает УМ от триггерного режима транзистор Г12. Параметры интегральных ОУ 1153УД2, 140УД7 и 140УД6 приведены в табл. 6.1. Заканчивая рассмотрение схемотехнических и технологических аспектов разработки интегральных ОУ, хотелось бы обратить внимание читателя на перспективу развития интегральных ОУ и особенности их проектирования. Теперь можно констатировать, что одним из последних достижений в области изготовления интегральных ОУ являются достижения совмещенной технологии, когда в активной подложке одновременно формируются биполярные и полевые транзисторы (би~ПТ и би-МОП-приборы). )8 первом случае дополнительной технологи 228 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 [ 73 ] 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 |